Filtre extrema -> vhdl

RouZouZou Messages postés 1 Date d'inscription mercredi 19 mars 2008 Statut Membre Dernière intervention 2 avril 2008 - 2 avril 2008 à 12:38
NHenry Messages postés 15132 Date d'inscription vendredi 14 mars 2003 Statut Modérateur Dernière intervention 19 juin 2024 - 2 avril 2008 à 15:00
Bonjour,


Je suis étudiant en GEII et j'ai un projet tutoré en VHDL que je dois réaliser.
Ce sujet semble relativement simple, mais mon problème réside dans ma
connaissance plus que relative du langage VHDL. J'aurais donc besoin d'un peu
d'aide afin de pouvoir avancer sur ce sujet. Je remercie d'avance tous ceux qui
m'apporterons leur soutien.


Mon sujet est le suivant.


Filtre extrema :


Description :


Un signal E entier signé complément à 2 en 8 bits présente une valeur à tous
les fronts actifs d’horloge à l’entrée du filtre. Le filtre détecte en temps
réel le maxi et le mini sur une fenêtre indéterminée de valeurs de E.


Entrées :

- H : Horloge de cadencement interne 1 MHz

- E (7 :0) : Entrée du filtrage

- R : Réinitialise les maximum et minimum courants


Sorties :

- SMIN(7 :0) : Sortie du filtrage mini

- SMAX(7 :0) : Sortie du filtre maxi

1 réponse

NHenry Messages postés 15132 Date d'inscription vendredi 14 mars 2003 Statut Modérateur Dernière intervention 19 juin 2024 159
2 avril 2008 à 15:00
Bonjour

ici tu es sur un forum VB.
Je te conseillerais d'aller dans le bar pour ce genre de question.

Pour info, une question concernant le VHDL a déjà été posée sur le bar (http://www.javafr.com/forum.v2.aspx?ID=1088028).

Nous captons le cockpit coupable qui a capoté
VB (6, .NET1&2), C++, C#.Net1
Mon site
0
Rejoignez-nous