Relier des composant java par des lignes

chebiyassine Messages postés 6 Date d'inscription vendredi 28 décembre 2007 Statut Membre Dernière intervention 30 mars 2008 - 24 mars 2008 à 20:56
chebiyassine Messages postés 6 Date d'inscription vendredi 28 décembre 2007 Statut Membre Dernière intervention 30 mars 2008 - 25 mars 2008 à 21:04
Bonsoir a tous
je suis un etudiant ,cette année le projet de fin d'etudes a titre d'un technicien sup en réseaux informatique
mon projet et des generé des code VHDL apartir d'une interface java en utilisant UML et XML.
l'objective de se projet de faire un logiciel qui relier des copmpsant java entre eux par des lignes  et chaque composant contient un code VHDL
mon question comment peut faire des composant et deplacer avec son code
merci

2 réponses

cs_DARKSIDIOUS Messages postés 15814 Date d'inscription jeudi 8 août 2002 Statut Membre Dernière intervention 4 mars 2013 131
24 mars 2008 à 21:13
Salut,

Si ta question porte sur java, pourquoi tu poste dans le bar ????

De plus, ne compte pas sur nous pour faire le boulot à ta place (cf le règlement !), montre nous ton code, pose nous des questions sur les problèmes que tu rencontre, mais ne vient pas poser des questions les mains dans les poches, c'est très mal vu !
______________________________________
DarK Sidious
0
chebiyassine Messages postés 6 Date d'inscription vendredi 28 décembre 2007 Statut Membre Dernière intervention 30 mars 2008
25 mars 2008 à 21:04
non ce pas vrai que mes  mains dans ma poche  DARKSIDIOUS
moi je suis debitant en java,xml,uml et vhdl et avec tous ça  je fait  une partie importante dans mon projet .
je suis cabable des generé des code  vhdl  dans une fichier  xml  apartir  des code java.
mai moi j'aime amiliorie mon PFE et faire des composant qui comporte un code vhdl
par exemple un code comme sa
generic ( nb_entre: natural :=2;
nb_sortie :natural:=2;
t:time:=2 us);
port (c_t : in std_logic;
type_transit_e : in std_logic_vector((nb_entrees-1)downto 0);
type_transit_s : in std_logic_vector((nb_entrees-1)downto 0);
marque_tie : in std_logic_vector((nb_entrees-1)downto 0);
ret_amont : in std_logic_vector((nb_entrees-1)downto 0);
aj_aval : in std_logic_vector((nb_entrees-1)downto 0));

et de relier a un autre composant
juste j'aime avoir la methode de travai
si possible un petit exemple et merci beaucoup car tu me aideé
0
Rejoignez-nous